SoC Verification Engineer - Hybrid | UVM & SystemVerilog

Fondazione Chips-IT · 3 giorni fa

Candidati sul sito partner Ti candidi sul sito dell'inserzionista — qui non viene salvato nulla.

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out. Lavoro possibile a Pavia o Bologna.

Requisiti

laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

Candidati sul sito partner Annuncio fornito da uno dei nostri portali partner. Ultima verifica: 2 ore fa.

Segnala l'annuncio

Altre offerte con questo titolo

SoC Verification Engineer - Hybrid | UVM & SystemVerilog Fondazione Chips-IT · 1 mese fa Senior SoC Verification Engineer – SystemVerilog/UVM ST · 3 giorni fa Senior SoC Verification Engineer – SystemVerilog/UVM ST · 2 mesi fa Senior SoC Verification Engineer – SystemVerilog/UVM ST · 2 mesi fa SoC Verification Architect - Digital (SystemVerilog/UVM) STMicroelectronics Italia · 1 mese fa Design Verification Engineer SoC Fondazione Chips-IT · 3 giorni fa Design Verification Engineer SoC FONDAZIONE CHIPS-IT · 5 giorni fa Design Verification Engineer SoC Fondazione Chips-IT · 1 mese fa